【ITBEAR科技資訊】5月6日消息，據了解，臺積電將在2024年風險試產，2025年量產下一代2nm制程工藝。該制程工藝將采用納米片電晶體結構，能夠提升性能和能效。相較于N3E制程工藝，2nm制程工藝在相同功耗下速度將提升10%-15%，或在相同速度下功耗降低25%-30%。這也能夠滿足節能計算需求的日益增長。
臺積電董事長劉德音和CEO魏哲家在給股東的信中透露，他們去年加大了對2nm制程工藝的研發力度，投入54.7億美元。他們計劃推出的2nm制程工藝在晶體管的密度和能效方面將是業內最先進的半導體技術。這項技術將帶給臺積電的客戶最佳的性能、成本和技術成熟度，使其在未來能夠保持領先優勢。
據ITBEAR科技資訊了解，該制程工藝將在新竹和臺中科學園區進行生產，這表明臺積電計劃在兩個地方都投入生產基地。此舉有助于增加生產力，降低運輸成本并縮短交貨時間。
臺積電的2nm制程工藝有望推動全球半導體市場的進一步發展。盡管全球半導體短缺仍在持續，但隨著新的制程工藝的推出，市場供應將逐步得到緩解。這也將有助于滿足消費者和企業對更高性能和更低功耗芯片的需求。
