5 月 13 日消息，三星電子此前表示，將在本季度 (即這幾周) 開(kāi)始使用 3GAE (早期 3nm 級(jí)柵極全能) 工藝進(jìn)行大規(guī)模生產(chǎn)。不過(guò)，先前業(yè)界傳出三星 3nm 良率僅 20～30%，可能拖累量產(chǎn)進(jìn)程，引起業(yè)界擔(dān)憂(yōu)。
據(jù)電子時(shí)報(bào)，業(yè)界傳出消息稱(chēng)三星 3nm 良率問(wèn)題已解決，3nm GAA 制程將如期量產(chǎn)。
IT之家曾報(bào)道，三星在其第一季度電話(huà)會(huì)議上向其股東保證，該公司正在按計(jì)劃進(jìn)行。三星電子正努力打消股東對(duì)于有傳聞稱(chēng)代工部門(mén)產(chǎn)率出現(xiàn)問(wèn)題的擔(dān)憂(yōu)。
在芯片生產(chǎn)方面，他還表示，5nm 工藝已經(jīng)進(jìn)入批量生產(chǎn)的成熟階段，而 4nm 芯片的產(chǎn)能將很快開(kāi)始改善，“雖然 4 納米制程初期的產(chǎn)量擴(kuò)大有所延遲，但目前正以穩(wěn)定為重點(diǎn)，進(jìn)入預(yù)期的產(chǎn)量改善曲線。”
他還表示:“通過(guò)改善 3nm 制程的節(jié)點(diǎn)開(kāi)發(fā)體系，三星現(xiàn)在對(duì)每個(gè)開(kāi)發(fā)階段都有一個(gè)驗(yàn)證流程”，他強(qiáng)調(diào)這將有助于縮短產(chǎn)量爬坡期，提高盈利能力，并確保更穩(wěn)定的供應(yīng)。
在接下來(lái)的 3nm 節(jié)點(diǎn)中，三星比臺(tái)積電更激進(jìn)，決定放棄 FinFET 晶體管技術(shù)，全球首發(fā) GAA 晶體管工藝，而臺(tái)積電的 3nm 工藝依然會(huì)基于舊工藝。
三星之前表示，GAA 是一種新型的環(huán)繞柵極晶體管，通過(guò)使用納米片設(shè)備制造出了 MBCFET（Multi-Bridge-Channel FET，多橋-通道場(chǎng)效應(yīng)管），該技術(shù)可以顯著增強(qiáng)晶體管性能。
根據(jù)三星的說(shuō)法，與 7nm 制造工藝相比，3nm GAA 技術(shù)的邏輯面積效率提高了 45% 以上，功耗降低了 50%，性能提高了約 35%，紙面參數(shù)上來(lái)說(shuō)卻是要優(yōu)于臺(tái)積電 3nm FinFET 工藝。
【來(lái)源：IT之家】
