隨著科技的飛速發展，全球半導體市場經歷了從PC時代到智能手機時代，再到高性能計算（HPC）時代的三次主要增長驅動力的轉變。據World Semiconductor Trade Statistics數據顯示，HPC正引領全球半導體市場規模邁向新高度，預計從2023年的5150億美元增長至2028年的8000億美元，復合年均增長率（CAGR）高達9.2%。在這一背景下，基于SerDes的Chip-to-Chip技術成為提升數據中心算力協同效率的關鍵，使得HPC集群能夠實現前所未有的超大規模組網。
在HPC領域，UCIe與SerDes技術的結合為大算力芯片帶來了革命性的變化。UCIe作為統一的接口標準，打破了Foundry和工藝之間的壁壘，使得不同Chiplet之間的互聯成為可能，進一步優化了封裝成本和效率。這一技術不僅推動了Chiplet向市場化邁進，還成為國內外HPC芯片設計的主流選擇。晟聯科作為國內領先的高速接口IP供應商，其16G/32G UCIe IP解決方案以低延時、低功耗和高性能的特點，在HPC、數據中心、CPU及加速器等應用場景中發揮了重要作用。
晟聯科的UCIe+SerDes高速IP解決方案在提升HPC芯片性能方面表現尤為突出。首先，它提供了高帶寬的數據傳輸能力，使得海量數據能夠在芯片內部及芯片間快速流通，滿足了人工智能和高性能計算領域對高速數據傳輸的迫切需求。其次，通過優化信號傳輸路徑、減少信號失真及采用高效的時鐘同步機制，UCIe+SerDes技術實現了低延時，為實時數據處理和大參數模型訓練提供了堅實的技術支撐。最后，Multi-Die設計不僅提升了良率，還使得不同Die可以靈活配置成不同的產品系列，進一步降低了成本，加快了產品上市速度。
為了應對HPC等大算力應用帶來的挑戰，晟聯科推出了112G SerDes與光模塊配合實現的Chip-to-Chip高速互連方案。這一方案讓分布式運行的多Die集成為一顆高性能運行的芯片，實現了低延時、高速度的數據傳輸。同時，該方案支持同構和異構集成HPC芯片架構，提供了優秀的產品性能表現。
晟聯科的UCIe+SerDes高速IP互連解決方案經過多年的研發和積累，已成為國內少數在先進工藝下同時支持32G UCIe和112G SerDes的高速接口IP解決方案的公司。該方案不僅實現了高速、低延時和長距離傳輸，還助力HPC高性能計算客戶取得了更大的創新。目前，晟聯科的高速SerDes IP已有超過2億條通道在全球500強客戶的芯片和設備中出貨，證明了其技術的可靠性和市場認可度。
晟聯科作為全球高速接口IP領域的佼佼者，始終致力于為客戶提供專業、高效的技術支持和服務。其上?？偛亢脱邪l中心匯聚了眾多行業精英，深圳、武漢等地的辦事處則為客戶提供及時、周到的本地化服務。晟聯科還擁有20多項發明專利，為客戶的技術和應用場景提供了強有力的支持。未來，隨著技術的不斷進步和市場的持續發展，相信晟聯科將繼續在高速接口IP領域發揮引領作用，為加速算力提供更為卓越的解決方案。
