生成式人工智能、物聯(lián)網(wǎng)等領(lǐng)域正蓬勃發(fā)展，對先進(jìn)RISC-V內(nèi)核IP的需求也迅速攀升。技術(shù)發(fā)展日益以軟件為驅(qū)動力，行業(yè)已經(jīng)從“先硬件后軟件”模式轉(zhuǎn)變?yōu)?ldquo;以應(yīng)用為主導(dǎo)”的新范式，尤其是在人工智能領(lǐng)域，大型語言模型正扮演關(guān)鍵角色。這一轉(zhuǎn)變使包含高度可配置指令集架構(gòu)（ISA）的RISC-V得到了行業(yè)青睞。
這種靈活性非常關(guān)鍵，可以讓開發(fā)者根據(jù)特定的軟件需求定制指令集，從而優(yōu)化執(zhí)行、功耗和帶寬。為滿足日益增長的需求，由新思科技、SiFive等組成的強(qiáng)大半導(dǎo)體公司生態(tài)系統(tǒng)正積極開發(fā)RISC-VIP內(nèi)核。該生態(tài)系統(tǒng)提供一系列產(chǎn)品，幫助客戶自行構(gòu)建RISC-V實(shí)現(xiàn)方案，通過定制指令集確保特定應(yīng)用實(shí)現(xiàn)優(yōu)異性能。RISC-V內(nèi)核的微調(diào)和適應(yīng)能力在多個(gè)細(xì)分市場中表現(xiàn)出顯著優(yōu)勢。
雖然人工智能是RISC-V普及的主要驅(qū)動因素，但其應(yīng)用已擴(kuò)展到面向多種不同產(chǎn)品的通用處理器，甚至是64位處理器。通用處理器市場面臨激烈競爭，RISC-VIP提供商正與老牌廠商展開正面交鋒。這種競爭不僅推動了創(chuàng)新，也為客戶提供了更多處理器IP選項(xiàng)，最終促進(jìn)了整個(gè)行業(yè)的發(fā)展。
SiFive提供了廣泛的RISC-V核心IP產(chǎn)品組合，涵蓋了簡單的嵌入式微控制器到高端64位應(yīng)用處理器內(nèi)核。在本文中，我們將圍繞SiFive產(chǎn)品組合、新思科技HAPS原型驗(yàn)證系統(tǒng)展開討論，并介紹雙方如何共同實(shí)現(xiàn)每天一萬億次驗(yàn)證周期。
SiFive的先進(jìn)RISC-V處理器產(chǎn)品組合
在開發(fā)和驗(yàn)證領(lǐng)域，速度至關(guān)重要。因此，SiFive設(shè)計(jì)了一個(gè)創(chuàng)新開發(fā)環(huán)境，能夠快速制作滿足客戶特定需求的CPU，并為每款CPU開發(fā)了配套編譯器。然而，面對如此龐大而多樣化的產(chǎn)品組合，驗(yàn)證和軟件確認(rèn)構(gòu)成了重大挑戰(zhàn)。
SiFive開發(fā)經(jīng)理 Rajesh Ramalingam Varadharajan 表示，SiFive獨(dú)特的設(shè)計(jì)方法使我們能夠構(gòu)建出色的RISC-V產(chǎn)品組合，為客戶提供廣泛的產(chǎn)品和選項(xiàng)。客戶的產(chǎn)品質(zhì)量要求很高，因此在確保產(chǎn)品可投入生產(chǎn)方面，我們必須高度重視驗(yàn)證和確認(rèn)工作。我們使用FPGA原型驗(yàn)證進(jìn)行各種驗(yàn)證任務(wù)，包括功能驗(yàn)證、回歸測試和整個(gè)軟件堆棧的全面驗(yàn)證。我們的每個(gè)RISC-V IP都在Linux操作系統(tǒng)的真實(shí)軟件工作負(fù)載下經(jīng)過了大量測試。
為了解決超快速驗(yàn)證的需求，SiFive選擇了新思科技HAPS原型驗(yàn)證系統(tǒng)，其市場主力型號HAPS-100 4F配備了四個(gè)FPGA，可以獨(dú)立配置為一個(gè)、兩個(gè)或四個(gè)FPGA使用。例如，僅為小型RISC-VIP配置一兩個(gè)FPGA，而為較大型RISC-V IP配置四個(gè)FPGA。
目前，SiFive使用了數(shù)十個(gè)HAPS-100 4F單元，每個(gè)單元包含四個(gè)FPGA，每個(gè)FPGA每天可以執(zhí)行大約8640億個(gè)周期，這意味著SiFive的帶寬達(dá)到每天數(shù)萬億個(gè)周期。這進(jìn)而使其能夠支持多種配置，滿足各類客戶的不同RISC-V設(shè)計(jì)需求。
RISC-V編譯驗(yàn)證和認(rèn)證
除了RISC-V內(nèi)核的設(shè)計(jì)工作之外，SiFive還致力于為每個(gè)RISC-V架構(gòu)開發(fā)軟件編譯器。他們利用HAPS進(jìn)行功能驗(yàn)證、軟件驗(yàn)證和RISC-V性能認(rèn)證。
在開發(fā)早期階段，對于基于Imperas技術(shù)（現(xiàn)已成為新思科技旗下品牌）的快速處理器等虛擬RISC-V模型來說，雖然在虛擬環(huán)境中運(yùn)行也很有價(jià)值，但編譯軟件開發(fā)階段要求準(zhǔn)確表示CPU，而這只能通過RTL描述來實(shí)現(xiàn)。經(jīng)多方面驗(yàn)證，HAPS原型驗(yàn)證系統(tǒng)成為了快速執(zhí)行RTL代碼的理想平臺。SiFive廣泛使用HAPS原型驗(yàn)證系統(tǒng)對其RISC-V內(nèi)核進(jìn)行全面測試，以滿足Brython、SPEC等CPU基準(zhǔn)測試的要求，確保其性能符合認(rèn)證標(biāo)準(zhǔn)。
最后，HAPS支持在編譯期間插入調(diào)試探針。SiFive利用這一功能，在操作系統(tǒng)運(yùn)行過程中識別和調(diào)試功能故障，通過策略性地部署斷言以在特定事件發(fā)生時(shí)觸發(fā)，并捕獲樣本以分析潛在問題。這種方法比使用RTL仿真的速度更快。雖然新思科技VCS等RTL仿真很適合檢測功能錯(cuò)誤，但對于此場景而言，操作系統(tǒng)啟動時(shí)間太長了。HAPS原型驗(yàn)證系統(tǒng)則可以滿足對執(zhí)行速度的基本要求。
RISC-V內(nèi)核IP的未來
現(xiàn)代軟件應(yīng)用（尤其是人工智能）的需求不斷發(fā)展，推動了對先進(jìn)的RISC-V內(nèi)核IP和快速芯片驗(yàn)證解決方案的需求。RISC-V的靈活性和可配置性使其成為優(yōu)化各種應(yīng)用性能的理想選擇。
對于大量不同內(nèi)核的IP驗(yàn)證和軟件驗(yàn)證問題，可利用可擴(kuò)展原型平臺加以解決。憑借超快速表現(xiàn)，新思科技基于FPGA的HAPS平臺幫助SiFive取得了成功，執(zhí)行了數(shù)萬億次驗(yàn)證周期，最終實(shí)現(xiàn)了高投資回報(bào)率。即將推出的新一代RISC-V內(nèi)核將比前代產(chǎn)品更龐大、更復(fù)雜，原型設(shè)計(jì)需求也將隨之增加，以應(yīng)對可能出現(xiàn)的大量錯(cuò)誤和相應(yīng)的測試周期需求。為解決這種復(fù)雜性，SiFive將連接多個(gè)HAPS平臺，滿足在更復(fù)雜的RISC-V內(nèi)核上運(yùn)行驗(yàn)證周期的需求。
憑借強(qiáng)大的IP提供商生態(tài)系統(tǒng)，在競爭激烈的市場格局下，RISC-V有望保持增長勢頭并推動技術(shù)領(lǐng)域持續(xù)創(chuàng)新。新思科技將攜手SiFive及更多客戶，繼續(xù)加速突破RISC-V技術(shù)極限。
【來源：愛集微】
