臺(tái)積電在2023年報(bào)里指出，臺(tái)積電的2nm研發(fā)著重于基礎(chǔ)制程制定、良率精進(jìn)、電晶體及導(dǎo)線效能改善以及可靠性評(píng)估，預(yù)計(jì)2024年內(nèi)，重要客戶完成芯片設(shè)計(jì)，并開(kāi)始做驗(yàn)證。
英特爾是副總裁在采訪中表示，英特爾的20A即2nm工藝將在2024年進(jìn)入量產(chǎn)，而英特爾準(zhǔn)備再次引領(lǐng)小型化，其中Arrow Lake是主導(dǎo)產(chǎn)品，預(yù)計(jì)將于2024年下半年推出。
三星呢，則是在財(cái)報(bào)中表示，其代工廠將在6月正式推出SF2即2nm工藝，SF2的PDK、EDA 工具和授權(quán) IP）將在2024年第二季度完成，隨后合作伙伴就能使用SF2來(lái)設(shè)計(jì)制造芯片。
三大代工廠都把2nm的推出當(dāng)成是一場(chǎng)重頭戲，但目前我們?nèi)匀恍拇嬉蓡?wèn)：2nm到底能用來(lái)干什么？它能在多大程度上改變目前的芯片？
最近，臺(tái)積電執(zhí)行副總裁兼聯(lián)席首席運(yùn)營(yíng)官米玉杰與AMD首席技術(shù)官馬克·佩珀馬斯特 (Mark Papermaster)展開(kāi)了有關(guān)于2nm的對(duì)話，這或許能幫助我們對(duì)2nm以及之后的世界有一個(gè)更深入的理解。
物理和創(chuàng)新的界限
在這次談話中，臺(tái)積電首席運(yùn)營(yíng)官米玉杰首先提到了2nm的艱難，臺(tái)積電從0.5微米開(kāi)始到2nm，在三十余年的時(shí)間里，晶體管的縮放超過(guò)了4000倍，但隨著制程的升級(jí)，擴(kuò)展也變得越來(lái)越有挑戰(zhàn)性，但他認(rèn)為，2nm之后仍然有發(fā)展空間，成功關(guān)鍵就是客戶合作。
米玉杰表示，先進(jìn)制成的進(jìn)化還未停止，機(jī)會(huì)和挑戰(zhàn)機(jī)會(huì)并存，臺(tái)積電采用雙研發(fā)團(tuán)隊(duì)體制，通過(guò)兩支團(tuán)隊(duì)交替推出最新制程，擁有更多時(shí)間和技術(shù)資源，雖然目前每代制程開(kāi)發(fā)周期長(zhǎng)達(dá)五年甚至七年，較之前二至三年明顯放緩，但未停止。他強(qiáng)調(diào)，7nm制程之后，臺(tái)積電每一個(gè)新制程都會(huì)導(dǎo)入新技術(shù)，2nm將導(dǎo)入更復(fù)雜的GAAFET技術(shù)，暫定2025 年量產(chǎn)。
他也提到，臺(tái)積電正在開(kāi)發(fā)技術(shù)，包括硅光子技術(shù)、與 DRAM 供應(yīng)商合作來(lái)優(yōu)化HBM，以及研究將n和p兩種MOS器件相互堆疊在一起的CFET晶體管方案等。臺(tái)積電未來(lái)還會(huì)進(jìn)行更多開(kāi)發(fā)，以推動(dòng)半導(dǎo)體業(yè)繼續(xù)向前。
而AMD的首席技術(shù)官佩珀馬斯特也對(duì)目前先進(jìn)制程提出了自己的看法，他表示，2010 年代初以來(lái)，傳統(tǒng)代工廠和無(wú)晶圓廠IC 設(shè)計(jì)企業(yè)合作模式逐漸顯露不足，在現(xiàn)在的代工市場(chǎng)中，甲乙方需要達(dá)成更密切的合作，大家一同努力來(lái)讓芯片發(fā)揮應(yīng)有的性能。
佩珀馬斯特認(rèn)為，臺(tái)積電所強(qiáng)調(diào)的設(shè)計(jì)制程協(xié)同最佳化（DTCO，Design-Technology Co-Optimization）作用越來(lái)越大。一方面DTCO 有助辨識(shí)過(guò)于極端而缺乏價(jià)值的制程路線，聚焦客戶真實(shí)需求，減少開(kāi)發(fā)壓力，另一方面，DTCO 可幫助客戶產(chǎn)品性能、能耗、芯片面積三大要素間取得平衡，達(dá)成單純制程微縮難實(shí)現(xiàn)的目標(biāo)。DTCO 也有助發(fā)揮單一節(jié)點(diǎn)的技術(shù)潛力。
佩珀馬斯特所提到的DTCO，可能有很多人對(duì)它還不夠了解，這項(xiàng)神秘方法，在臺(tái)積電在過(guò)去幾個(gè)世代先進(jìn)制程的效能提升方面扮演了重要角色。
DTCO即設(shè)計(jì)技術(shù)協(xié)同優(yōu)化，如其字面所示，就是設(shè)計(jì)與制程技術(shù)尋求整合式的優(yōu)化，來(lái)改善效能、功耗效率、電晶體密度、以及成本，臺(tái)積電此前曾表示，制程研發(fā)團(tuán)隊(duì)與設(shè)計(jì)研發(fā)團(tuán)隊(duì)一開(kāi)始就必須攜手合作，針對(duì)下一世代技術(shù)的定義進(jìn)行設(shè)計(jì)技術(shù)協(xié)同優(yōu)化，兩個(gè)團(tuán)隊(duì)必須保持開(kāi)放的心態(tài)，探索設(shè)計(jì)創(chuàng)新與制程能力的可能性，許多創(chuàng)新的想法都在這個(gè)階段被提出來(lái)，其中有些想法可能太積極而無(wú)法借由既有技術(shù)實(shí)現(xiàn)，有些想法初步看起來(lái)可能很有潛力，但是結(jié)果卻沒(méi)那么實(shí)用，而設(shè)計(jì)技術(shù)協(xié)同優(yōu)化的目的就在于定義真正有意義的調(diào)整，超越單純的幾何微縮，進(jìn)而達(dá)成提升效能、功耗、面積的目標(biāo)。
舉例來(lái)說(shuō)，臺(tái)積電的7nm就是設(shè)計(jì)技術(shù)協(xié)同優(yōu)化成功的證明之一。其在16nm率先采用鰭式場(chǎng)效（FinFET）晶體管結(jié)構(gòu)時(shí)，采用三鰭結(jié)構(gòu)于單一標(biāo)準(zhǔn)元件，提供優(yōu)于平面式電晶體的驅(qū)動(dòng)強(qiáng)度。基于鰭式分離的特性，第一代FinFET技術(shù)使用通用型鰭式柵格（global fin grid）將鰭的置放彈性最大化，此類型柵格預(yù)先設(shè)定好鰭的放置位置，是一種應(yīng)用在整個(gè)芯片上支持邏輯及混合新號(hào)設(shè)計(jì)的通用鰭式柵格系統(tǒng)。
邁入到7nm時(shí)，臺(tái)積電發(fā)現(xiàn)通用型鰭式柵格也許不是優(yōu)化效能、功耗、面積的最佳選擇，因此在進(jìn)行設(shè)計(jì)技術(shù)協(xié)同優(yōu)化探索時(shí)推出特殊型鰭式柵格（local fin grid）的概念，創(chuàng)造了優(yōu)化標(biāo)準(zhǔn)元件鰭片置放的靈活性，并將寄生電容和電阻降到最低。如此一來(lái)，相較于前一世代制程，我們能夠使用更少的鰭數(shù)量來(lái)達(dá)到所需的效能，同時(shí)提升密度。相較于10nm制程，DTCO讓臺(tái)積電的7nm制程邏輯密度增加超過(guò)1.6倍，速度增快約20%，功耗降低約40%。
DTCO從整體角度審視設(shè)備如何相互交互以及它們?nèi)绾瓮瑫r(shí)滿足多種要求，并促使代工廠尋找構(gòu)建設(shè)備的新方法，它成為了從平面晶體管過(guò)渡到 finFET 晶體管的關(guān)鍵因素，而從 finFET 中汲取的工程經(jīng)驗(yàn)成為了全柵納米片晶體管以及未來(lái)叉片晶體管和 CFET 的推動(dòng)者。
當(dāng)傳統(tǒng)的擴(kuò)展方法開(kāi)始力不從心時(shí)，DTCO 才真正開(kāi)始受到重視。通過(guò)共同優(yōu)化設(shè)計(jì)與技術(shù)、系統(tǒng)與技術(shù)，系統(tǒng)架構(gòu)師可以從技術(shù)中獲得比傳統(tǒng)擴(kuò)展方法更多的優(yōu)勢(shì)，孤立的設(shè)計(jì)和工藝步驟需要發(fā)展成為跨職能團(tuán)隊(duì)，廣泛的合作已被認(rèn)為是推動(dòng)半導(dǎo)體發(fā)展的關(guān)鍵，伴隨著GAA的推出，DTCO的重要性愈發(fā)凸顯。
佩珀馬斯特作為芯片設(shè)計(jì)公司的技術(shù)人員，與來(lái)自晶圓代工廠的米玉杰在這一方面達(dá)成了共識(shí)：2nm乃至更先進(jìn)的制程，不再是晶圓代工廠的閉門造車，而是需要更多設(shè)計(jì)公司的助力，伴隨制程的不斷推進(jìn)，代工廠和設(shè)計(jì)公司也結(jié)合得愈發(fā)緊密，多方合作來(lái)延續(xù)摩爾定律。
來(lái)自Chiplet的助力
對(duì)于2nm之后的芯片技術(shù)，AMD也在另一段視頻中提出了新的觀點(diǎn)，AMD首席技術(shù)官佩珀馬斯特與AMD 高級(jí)副總裁兼企業(yè)研究員薩姆·納夫齊格（Sam Naffziger）討論了Chiplet，如何將半導(dǎo)體分解成以新穎的方式組裝在一起的組件，并以此挑戰(zhàn)摩爾定律的放緩，或許也可以為2nm乃至之后的半導(dǎo)體業(yè)界提供助力。
佩珀馬斯特和納夫齊格都強(qiáng)調(diào)了芯片標(biāo)準(zhǔn)化的重要性。
“特定領(lǐng)域的加速器，是實(shí)現(xiàn)每瓦每美元最佳性能的最佳途徑。因此，這對(duì)于取得進(jìn)步絕對(duì)是至關(guān)重要的，”納夫齊格解釋說(shuō)，“你不可能為每一個(gè)領(lǐng)域都提供特定的產(chǎn)品，所以我們能做的是建立一個(gè)芯片生態(tài)系統(tǒng)——本質(zhì)上是一個(gè)庫(kù)。”
納夫齊格指的是通用芯片組互連 Express（UCIe）——一種芯片組通信的開(kāi)放標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)自 2022 年初創(chuàng)立以來(lái)，已經(jīng)贏得了包括 AMD、Arm、英特爾和英偉達(dá)在內(nèi)的巨頭廣泛支持，不少中小型企業(yè)也在嘗試接入這一標(biāo)準(zhǔn)。
AMD 自 2017 年推出第一代 Ryzen 和 Epyc 處理器以來(lái)，一直走在芯片組架構(gòu)的前沿。如今，Zen的芯片庫(kù)已經(jīng)發(fā)展到包括多個(gè)計(jì)算、I/O 和圖形芯片，并將其組合打包到消費(fèi)級(jí)和數(shù)據(jù)中心處理器中。而AMD 于 2023 年 12 月推出的 Instinct MI300A APU 就是芯片組的實(shí)例之一，它包含 13 個(gè)獨(dú)立的芯片——4 個(gè) I/O 芯片、6 個(gè) GPU 芯片和 3 個(gè) CPU 芯片，以及 8 組 HBM3 內(nèi)存。
納夫齊格表示，在未來(lái)，像UCIe這樣的標(biāo)準(zhǔn)可能會(huì)讓第三方制造的芯片組進(jìn)入AMD的封裝中，他提到了硅光子互連，這種可以緩解帶寬瓶頸的技術(shù)，在未來(lái)有可能將第三方芯片帶入 AMD 產(chǎn)品。不過(guò)他也認(rèn)為，如果沒(méi)有低功耗的芯片到芯片互連技術(shù)，硅光子互連是不可行的。
納夫齊格說(shuō)：“你將光學(xué)技術(shù)安裝在芯片上，是因?yàn)槟阈枰薮蟮膸挕Ｒ虼四阈枰勘忍氐南鄬?duì)低能耗，這樣才有意義，而封裝內(nèi)芯片是獲得低能耗接口的途徑。"他認(rèn)為向共同封裝光學(xué)技術(shù)的轉(zhuǎn)變“即將到來(lái)”。
為此，幾家硅光子初創(chuàng)公司已經(jīng)在推出這樣的產(chǎn)品。例如，Ayar 實(shí)驗(yàn)室開(kāi)發(fā)了一種兼容 UCIe 的光子芯片組，該芯片組已集成到英特爾去年制造的圖形分析加速器原型中，不過(guò)截至目前，第三方芯片（無(wú)論是光子芯片還是其他芯片）還沒(méi)有正式進(jìn)入到 AMD 產(chǎn)品中，有待進(jìn)一步的發(fā)展，要實(shí)現(xiàn)異構(gòu)多芯片，標(biāo)準(zhǔn)化只是需要克服的眾多挑戰(zhàn)之一。
值得一提的是，AMD 曾經(jīng)向競(jìng)爭(zhēng)對(duì)手的芯片制造商提供過(guò)芯片組，英特爾在 2017 年推出的 Kaby Lake-G 部件采用了 Chipzilla 的第八代內(nèi)核和 AMD 的 RX Vega GPU，該部件最近又出現(xiàn)在 Topton 的 NAS 板上。
納夫齊格此前還接受過(guò)IEEE Spectrum的采訪，在關(guān)于Chiplet如何改變半導(dǎo)體制造工藝這一問(wèn)題上，他也發(fā)表了自己的看法。
“這絕對(duì)是該行業(yè)正在努力解決的問(wèn)題。這就是我們今天所處的位置，也是我們 5 到 10 年后可能發(fā)展的方向。我認(rèn)為現(xiàn)在的技術(shù)基本上都是通用型的，它們可以很好地與單片芯片相匹配，也可以用于芯片組。對(duì)于芯片，我們擁有更專業(yè)的知識(shí)產(chǎn)權(quán)。因此，我們可以設(shè)想在未來(lái)實(shí)現(xiàn)工藝技術(shù)的專業(yè)化，并獲得性能優(yōu)勢(shì)、成本降低和其他方面的好處。但這并不是目前的產(chǎn)業(yè)現(xiàn)狀。” 納夫齊格說(shuō)到。
納夫齊格表示，AMD架構(gòu)的目標(biāo)之一是讓它對(duì)軟件完全透明，目前AMD正在想方設(shè)法擴(kuò)展邏輯功能，但 SRAM 是一個(gè)更大的挑戰(zhàn)，而模擬功能肯定無(wú)法擴(kuò)展。AMD已經(jīng)采取了將模擬與中央 I/O 芯片分離的措施，如3D V-Cache——一種與計(jì)算芯片三維集成的高密度緩存芯片，他希望未來(lái)會(huì)有更多這樣的專用化產(chǎn)品。
在摩爾定律放緩的如今，Chiplet能幫助AMD實(shí)現(xiàn)更多技術(shù)上的愿景，即便是制程推進(jìn)至2nm之后，Chiplet也能幫助解決SRAM這樣的痛點(diǎn)，截至目前，標(biāo)準(zhǔn)化是Chiplet亟需解決的一個(gè)問(wèn)題。
寫在最后
2nm的爭(zhēng)奪戰(zhàn)目前已經(jīng)悄然展開(kāi)，臺(tái)積電、英特爾和三星開(kāi)始尋找自己的客戶，數(shù)以百億計(jì)的美元砸向了新的晶圓廠，第一個(gè)大規(guī)模量產(chǎn)2nm芯片的廠商，無(wú)疑會(huì)引領(lǐng)之后的工藝制程革命。
但對(duì)于AMD這樣的無(wú)晶圓廠公司來(lái)說(shuō)，2nm這樣的昂貴的先進(jìn)制程，不是單純的提升芯片的晶體管密度，還要顧及未來(lái)的架構(gòu)演進(jìn)，以及先進(jìn)封裝等技術(shù)的交匯融合，如何權(quán)衡2nm乃至1.6nm的工藝，又給未來(lái)的芯片設(shè)計(jì)行業(yè)提出了新難題。
【來(lái)源：半導(dǎo)體行業(yè)觀察】
