【ITBEAR科技資訊】5月17日消息，近日，臺(tái)積電在技術(shù)研討會(huì)上宣布，其3nm工藝技術(shù)已穩(wěn)定進(jìn)入生產(chǎn)階段，并計(jì)劃在2024年下半年推動(dòng)N3P節(jié)點(diǎn)投入大規(guī)模量產(chǎn)。
臺(tái)積電方面介紹，N3P技術(shù)是基于現(xiàn)有的N3E工藝節(jié)點(diǎn)進(jìn)行的優(yōu)化升級(jí)，該技術(shù)在能效和晶體管密度上實(shí)現(xiàn)了顯著提升。N3E工藝節(jié)點(diǎn)的生產(chǎn)效率已大幅提高，現(xiàn)已與成熟的5nm工藝并駕齊驅(qū)。
據(jù)ITBEAR科技資訊了解，臺(tái)積電的高層管理人員在會(huì)議上透露，N3P工藝已經(jīng)完成了全面的質(zhì)量驗(yàn)證，其良品率已接近N3E的水平。作為一種先進(jìn)的光學(xué)微縮工藝，N3P與N3E在IP模塊、設(shè)計(jì)規(guī)則、EDA工具和方法上均具有良好的兼容性，這使得從N3E到N3P的技術(shù)過渡得以順利進(jìn)行。
臺(tái)積電強(qiáng)調(diào)，N3P的主要優(yōu)勢在于其強(qiáng)化的技術(shù)規(guī)格。相較于N3E，使用N3P技術(shù)的芯片設(shè)計(jì)人員可以期待在維持相同功耗的情況下，實(shí)現(xiàn)大約4%的性能提升，或者在保持相同性能的情況下，實(shí)現(xiàn)約9%的功耗降低。對(duì)于包含邏輯、SRAM以及模擬元件的標(biāo)準(zhǔn)芯片設(shè)計(jì)，N3P還能使晶體管密度提升4%。這一系列的提升將有助于芯片在性能和效率上達(dá)到新的高度。
